AMD: design procesorů 3. generace Ryzen nebude vyžadovat změny v softwaru

Jak dobře víme, procesory Ryzen 3. generace budou vůbec první modely své architektury, které nabídnou v desktopovém a notebookovém světě vícečipový design. Očekávají se přitom až tři čipy, a sice samostatný 12nm I/O čip a pak až dva 7nm chiplety po osmi procesorových jádrech. Může nás tak přirozeně zajímat, zda to bude mít nějaké dopady na software, který by nemusel ve svém dnešním stavu využívat tyto procesory efektivně. A to vůbec není od věci vzhledem k tomu, jak pracuje plánovač v systému Windows s moderními Threadrippery, i když tam jde i o něco jiného.  

 

 

Jde také o případné změny v samotné architektuře procesorů Ryzen 3000, však AMD po nástupu prvních Ryzenů muselo vyvinout velké úsilí při spolupráci s vývojáři softwaru, aby se začaly objevovat optimalizace. Ostatně se ukázalo, že reálný výkon procesoru Ryzen první generace po jednom roce na trhu citelně vzrostl, a to i u her citlivých na latence. Právě ty přitom mohou být vícečipovým provedením procesoru značně ovlivněny. 

 

Papermaster tak obdržel dotaz, zda provedené optimalizace nebudou v případě nových procesorů zahozeny, čili zda AMD nebude muset začínat znovu. Odpověď zní, že dané optimalizace se týkaly především jednotky Core Complex (CCX) procesorů Ryzen. Jde o následující jednotky skládající se ze čtyř jader a 8 MB L3 cache, které tak tvoří ve dvou kusech celý jeden čip Zeppelin. 

 

 

Dle Papermastera by to v případě architektury Zen 2 mělo být ještě jednodušší, protože veškeré CCX budou napojeny přímo do jednotného I/O jádra a půjde o centralizovanou architekturu, která nepřidává žádné komplikace pro vývojáře softwaru. A veškeré práce na optimalizaci pro první a druhou generaci Ryzenů se přenesou do té třetí. 

 

Tím se nám tak potvrdilo, že AMD bude stále využívat design "jádrových komplexů", takže nové 7nm chiplety by dle toho měly vypadat. Využijí také novou generaci rozhraní Infinity Fabric pro propojení I/O čipu a chipletů a informace o něm zatím AMD drží pod pokličkou, stejně jako další detaily až na podporu rozhraní PCIe 4.0. Je také možné, že se dočkáme vyšší kapacity L1, L2 nebo L3 cache a velkou otázkou je nasazení L4 cache, která by mohla být součástí I/O čipu.

 

Dle Tom's Hardware je tu také ještě možnost, že CCX už nebudou čtyřjádrové a dva v jednom čipu, ale už osmijádrové a pak se ještě můžeme dočkat toho, že kontrolery pro sběrnici PCIe budou na samotných chipletech, protože dosud nebylo nikde uvedeno, že je má obsahovat I/O čip na rozdíl od paměťových kontrolerů. 

 

Prozatím ale můžeme být spokojeni alespoň s tím, že nové Ryzeny nebudou muset čekat na softwarové optimalizace jako první generace.