AMD EPYC: útok na serverový trh

 

Architektura procesorů EPYC vychází ze Zenu stejně jako v případě procesorů Ryzen, přičemž AMD představuje ten samý diagram jako dříve. 

 

 

Tato moderní architektura dokáže dekódovat za jeden cyklus čtyři x86 instrukce, které pak jako obvykle rozdělí do sekvencí mikro operací, jež mohou být zpracovány efektivněji buď v části s ALU pro celočíselné výpočty, nebo se pošlou naopak do jednotky FPU pro operace v plovoucí řádové čárce. Zen přitom obsahuje Op Cache pro uložení až 2000 mikro operací, které pak posílá po osmi za cyklus do fronty. 

 

Celočíselná část má celkem 4 ALU jednotky a 2 AGU, které slouží k vypočítávání adres pro přístup do hlavní paměti. FPU disponuje dvěma 128bitovými FMAC (Fused Multiply-Accumulate Execution Unit) postavenými jako 2 pipeline pro operace sčítání a 2 pro násobení. Jde zkrátka o to samé, co AMD představilo při uvedení procesorů Ryzen na trh a tomu odpovídá i diagram týkající se celého CCX (Core CompleX). Ovšem Ryzen na rozdíl od EPYC potřebují čipset, zatímco EPYC je plnohodnotné SoC. 

 

Ten je tvořen vždy 4 samostatnými jádry a jde o základní stavební kámen architektury Zen, přičemž my si na něm můžeme ukázat, jak je to s pamětí cache. Jako obvykle tu máme 3 úrovně, a to L1 tvořenou čtyřcestnou 64kB instrukční cache a osmicestnou 32kB datovou cache, kterou má každé jádro stejně jako osmicestnou 512kB L2 cache. Tyto paměti tak patří výlučně každému jádru (Core 0 až Core 3) zvlášť. V rámci celého CCX tu pak je 8 MB L3 cache v celkem 8 megabajtových oddílech, k nimž má mít každé jádro stejně rychlý přístup s ohledem na zpoždění. 

 

Konfigurace pamětí cache v procesorech Zen má blízko k tomu, co nabízí Intel ve svých Skylake či Kaby Lake, ovšem ten tento systém značně změnil u nových vícejádrových Core-X Series. Snížil totiž kapacitu L3 cache na 1,375 MB na jádro a L2 cache naopak výrazně zvýšil z 256 kB na celý 1 MB na jádro. 

 

I desktopové Ryzen ale mají mít zatím ve všech případech dva CCX (uvidíme, co Ryzen 3), což znamená, že ty musí být nějak propojeny, a právě to zajiští již dobře známá sběrnice Infinity Fabric, kterou AMD v případě EPYC posunulo na novou úroveň. 

 

 

Podívat se můžeme také na srovnání cache různých úrovní jednak s Bulldozery a pak také s architekturou Broadwell (evidentně jde o Broadwell-E či EP). Oproti ní má Zen vynikat především ve zpoždění při přístupu k L3 cache a také má dvojnásobnou instrukční L1 cache, jinak jde o víceméně srovnatelné hodnoty. AMD zatím nemůže přinést přímé srovnání s moderními serverovými procesory Intel, protože platforma Skylake Purley ještě nebyla představena. 

Další hlavní novinkou architektury Zen, kterou žádný z dosavadních procesorů AMD neměl, je Simultaneous Multithreading (SMT). Je to obdoba intelovského Hyperthreadingu, čili schopnost zpracovávat dvě vlákna najednou jedním jádrem. AMD sděluje, že jeho SMT je zvláště vyladěno pro účely datových center. A samozřejmě nechybí ani nová dávka instrukcí, kterými starý Bulldozer vůbec nedisponoval.