AMD o V-Cache a budoucnosti 3D pouzdření

AMD by mělo nasadit V-Cache na zatím neznámých procesorech Ryzen se Zen 3, respektive přinejmenším na desktopových Ryzenech dané generace, ale více zatím nevíme. Jaká je ale budoucnost 3D pouzdření, které v podobě V-Cache u firmy AMD teprve začíná?

 

 

Jak ukazuje první obrázek, jde o hledání optimálního řešení s ohledem na efektivitu, ceny výroby čipů i jejich pouzdření, náročnosti či složitosti na provedení, což musí více než vyrovnat výhody plynoucí z hodnoty výsledného produktu i nákladů spojených s výtěžností. 

 

 

Čipy V-Cache implementované na čiplety generace Zen 3 jsou tak pouze nesmělý začátek na cestě znázorněné na následujícím obrázku. Pokud bychom se jím měli řídit a považovat jej za jakousi roadmap, pak později by výrobci měli být schopni na sebe vrstvit jednotlivé funkční celky čipů, jako třeba aritmetické jednotky, jednotlivé úrovně paměti cache posazené vhodně tak, aby k nim měly příslušné výkonné části co nejkratší přístup, apod.

 

 

To pak má vyvrcholit technikou Circuit Slicing, kterou si můžeme představit jako skutečný 3D čip s obvody rozdělenými do jednotlivých pater. Ten sice bude stále vrstvený, ale funkčně nerozpoznatelný od jednolitého celku. S tímto vývojem jde ruku v ruce i růst hustoty vertikálních spojů TSV, jež v případě Circuit Slicing už bude muset být skutečně na úrovni vodivých cest spojujících tranzistory a jiné prvky v dnešních čipech. A těchto vodičů jsou v dnešních moderních čipech doslova kilometry, takže je zřejmé, že spojit alespoň dvě samostatně nefunkční poloviny do jednoho celku pomocí milionů nebo spíše už miliard TSV je úkol, k jehož splnění povede ještě dlouhá cesta. 

 

- klikněte pro zvětšení - 

 

AMD přitom ve svých V-Cache využívá pouze 9mikronovou rozteč (dle Anandtechu) mezi jednotlivými spoji, což je o chlup lepší i v porovnání s Foveros Direct (10 μm). Jenomže V-Cache už jsou v podstatě připraveny, zatímco Foveros Direct má nastoupit až někdy v roce 2023. 

 

 

Čili AMD má mít už za sebou technologie C4 s roztečí 130 mikronů i Micro Bump 3D s 50 mikrony a je připraveno využít TSV s 9 mikrony. 

 

 

Tuto skutečnost potvrzuje i závěrečný snímek z prezentace, dle nějž 3D čiplety AMD využívají TSV s roztečí 9 μm, což zajišťuje oproti Micro Bump 3D výrazně vyšší efektivitu, samozřejmě mnohonásobně vyšší hustotu spojů na danou plochu a také prý díky nižšímu odporu i silnější signál při nižším napětí. 

 

 

Nyní si už jen musíme počkat na to, co dalšího firma AMD se svými velejemnými spoji typu TSV nabídne.