Hewlett Packard a nová metoda pro tvorbu FPGA čipů

Společnost Hewlett Packard v úterý na svých stránkách oficiálně informovala o nové metodě tvorby FPGA (field programmable gate arrays) čipů s desetkrát vyšší hustotou tranzistorů a zároveň nižšími energetickými nároky. Výzkum nové technologie provádí vývojová skupina HP Labs. Hlavní novinka spočívá v úpravě spojů mezi tranzistory na čipu, kde novou architekturu nazývá HP Labs “field programmable nanowire interconnect ”, tedy zkráceně FPNI. Dle zprávy se bude jednat o miniaturní soustavu přepínačů na dobře známé CMOS (complementary metal oxide silicon) vrstvě. K přenosu jednotlivých signálů v FPNI architektuře nebude potřeba tolik energie, jako v současnosti.


Přitom programovatelné jednotky se pořád budou tvořit v CMOS, jen samotné spoje budou v jiné vrstvě. Hlavní účel tedy spočívá využít CMOS pro logické jednotky (v tradičních dnešních FPGA je až 90% CMOS využito na cesty signálu). Do roku 2010 se dle pracovníků bude moci při 45nm výrobě užívat pouhých 15nm širokých spojů a zároveň věří, že pokud vše půjde dobře, tak do roku 2020 by to byly spoje široké pouze 4,5nm (ostatně o miniaturních rozměrech napovídá už samotný název). Ve zprávě se tak hovoří také o tom, že se zřejmě podaří porušit Moorův zákon (ten hovoří o zdvojnásobení počtu tranzistorů v obvodech v dvouleté periodě) a to i přesto, že je celý projekt pouze ve stádiu výzkumu.

Zdroj: HP