Hewlett-Packard představil nano-CMOS čipy s hybridní architekturou

Vývojové středisko společnosti Hewlett-Packard - HP Labs - ohlásilo, že začíná s pracemi na vývoji nových programovatelných hradlových polí (Field Programmable Gate Array - FPGA). Ty mají disponovat až osminásobně vyšší hustotou logických obvodů a spotřebují méně energie než dnes užívané technologie. Novinky se tak využijí v průmyslovém odvětví včetně telekomunikací, automobilového průmyslu a spotřební elektroniky. Nové čipy budou založeny na křížovém přepínači z nanovláken implementovaném na povrchu konvenční CMOS. K tomu HP použije vlastní architekturu s názvem Field Programmable Nanowire Interconnect (FPNI) - variace FPGA technologie."S tím, jak se elektronické polovodiče konvečně neustále zmenšují, Mooreův zákon se dostává do konfliktu se zákony fyzikálními," řekl Stan Williams, HP Senior Fellow and director, Quantum Science Research, HP Labs. "Nadměrné zahřívání a poruchovost jsou hlavním problémem při zmenšování integrovaných obvodů. Toto jsme však schopni řešit tím, že zkombinujeme konveční CMOS technologii s konstrukcí křížového přepínače vyrobeného nanotechnologickým procesem, čímž dostaneme hybridní logický obvod, který umožňuje dosáhnout vyšší hustoty tranzistorů, nižší spotřeby a zásadního zlepšení provozní poruchovosti."

Archtektura FPNI soustřeďuje veškerou provozní činnost logických obvodů v CMOS a převážnou část přijímání a vysílání řídících signálů má na starost křížový přepínač umístěný nad touto vrstvou. FPNI je tak daleko efektivnější díky vyšší hustotě tranzistorů v logickém obvodu. "Výdaje na výrobu čipů dramaticky rostou se zvyšováním výrobních tolerancí," řekl Greg Snider, senior architect, Quantum Science Research, HP Labs. "Věříme, že s novým výrobním procesem dosáhneme až osminásobně vyšší hustoty integrovaných obvodů FPGA při zachování limitů provozní poruchovosti, které odpovídají dnešním standardům."

Zdroj: HP