Huawei pod tlakem amerických restrikcí sází na vlastní 3D čipy

Huawei byla prostřednictvím své firmy HiSilicon jedním z hlavních zákazníků tchaj-wanské TSMC, jak uvádí třeba SemiWiki. Ve své době tak byla z hlediska podílu na tržbách TSMC hned druhá za Apple, ovšem mezi lety 2020 a 2021 nastal konec dodávek a nyní už může Huawei na jakýkoliv skutečně moderní výrobní proces zapomenout. 

 

 

Musí se tak spoléhat na čínské výrobce a přinejlepším pak firmu SMIC, přičemž se snaží také sama. Vyvíjí totiž technologii pro 3D pouzdření čipů, čili jejich vrstvení na sebe, která má být ve svém nasazení výrazně levnější než jiné podobné technologie jako TSMC 3D Fabric či Intel Foveros. Především má ale firmě Huawei umožnit tvorbu rychlejších SoC s využitím starších technologií, i když těžko tu půjde o ekvivalent čipů vyráběných 5nm a brzy i 3nm procesem, jaké by mohla získat u TSMC nebýt amerických sankcí. 

 

Tuto snahu i cíl ve vytvoření výkonnějších SoC s více tranzistory potvrzuje i bývalý předseda firmy Huawei, Guo Ping, jak uvádí server DigiTimes. Sám Ping pak vidí 2,5D či 3D pouzdření jako cestu, jak do výsledných produktů dostat více tranzistorů a uspokojit poptávku po stále vyšších výkonech.

 

My ale můžeme dodat, že tu je také téma spotřeby a výdeje tepla, které se nedá lepším pouzdřením ošálit a co se týče možností chlazení, ty komplikuje právě samotné kladení čipů na sebe. Nicméně stejně si musíme počkat až na to, s čím Huawei opravdu přijde. Sama firma mluví o jisté hybridní metodě pro 3D vrstvení čipů, která nespoléhá na klasické provedení spojů TSV, což jsou vertikální spoje vedoucí přímo skrz křemík. Právě využití TSV má být na 3D pouzdření čipů nejnákladnější.

 

 

Podívat se můžeme na schéma, kde jsou čísly 101 a 102 označeny dva částečně se překrývající čipy, které se přímo dotýkají svými stranami s litograficky vytvořenými obvody (C1 a C2). Tyto čipy jsou ovšem sendvičovitě uzavřeny mezi jakési "vodičové struktury" (10 a 20), které vypadají tak trošku jako interposer. Z nich do čipů vedou na vhodných místech vertikální spoje (501 a 502). Můžeme si přitom všimnout, že tyto spoje ve skutečnosti opravdu nejdou skrz křemík samotných čipů 101 a 102, což je i důvod, proč se tyto čipy překrývají jen částečně. 

 

Jde tu tedy o zajímavý způsob, jakým se lze vyhnout nutnosti "provrtat" křemík samotných čipů pomocí TSV, které v případě komunikace samotných čipů mezi sebou nejsou vůbec a využita je pouze jejich obdoba v rámci zapouzdření. Na okrajích pak budou ještě ony vodičové struktury propojeny mezi sebou, což umožní pak takové pouzdro jednoduše posadit na desku třeba v podobě BGA. 

 

 

A nejen to, na vrchní struktuře pak může sedět i další BGA čip, což by mohla být třeba paměť DRAM nebo cokoliv se namane. To už nám pak může trošku připomenout třeba čipy Lakefield, které mají rovněž vrstvu či vrstvy s DRAM až nahoře.