IBM to myslí s procesory smrtelně vážně
24.10.2000, Emil Pavelka, zpráva
L3 cache bude mít až 128 MB…
Když se řekne 64-bitový procesor, většina lidí si vybaví čip Alpha od Compaqu, SPARC od Sunu popřípadě architekturu IA-64 Intelu nebo nedávno zveřejněný Hammer AMD.
Na Microprocessor forum 2000 však IBM částečně poodhalila roušku tajemství kolem jí připravovaného dostihového koně na poli 64-bitových procesorů - POWER4. IBM navrhla superskalární RISC procesor, který je už sám o sobě v podstatě multiprocesorovým systémem (MCM-multi chip module). Sestává totiž vlastně ze čtyřech procesorů ze kterých každý má dvě procesorová jádra. Z nich potom každé má 32 KB L1 data cache a 64 KB L1 instrukční cache a navzájem sdílejí tři nezávislé L2 cache, vždy po 500 KB. Komunikace mezi L1 a L2 cache má být schopna dosáhnout 100GB/s. Každý z vnitřních procesorů má rovněž L3 cache kontroler a paměťový kontroler. Samotná L3 cache má mít celkově 128 MB a dosud nebylo potvrzeno bude-li rovněž integrována do čipu. Mezi každými dvěma procesory uvnitř čipu existuje vzájemné spojení pomocí 128 bitové sběrnice, se schopností přenosu dat na frekvenci čipu. Ta má být minimálně 1 GHz a předpokládá se, že by měla časem dosáhnout 1.5 GHz a možná i více. Každá CPU POWER4 má být schopna zpracovat 5 instrukcí v cyklu.
Výroba má být prováděna 0.18 mikronovou SOI CMOS technologií, která má díky nižším parazitním kapacitám umožňovat oproti CMOS o 20 ÷ 25 % vyšší frekvenci.
Na výsledek snažení počítačového giganta v oblasti procesorů si budeme muset počkat. Podle všeho to ale vypadá na vážného hráče v hi-end části trhu. Zvláště uvážíme-li, že IBM má a stále zdokonaluje špičkové technologie, disponuje i kapacitou na výrobu čipů, a navíc má dobré jméno v oblasti počítačů do jejichž útrob tento čip směřuje.
Zdroj: REAL WORLD TECHNOLOGIES
Na Microprocessor forum 2000 však IBM částečně poodhalila roušku tajemství kolem jí připravovaného dostihového koně na poli 64-bitových procesorů - POWER4. IBM navrhla superskalární RISC procesor, který je už sám o sobě v podstatě multiprocesorovým systémem (MCM-multi chip module). Sestává totiž vlastně ze čtyřech procesorů ze kterých každý má dvě procesorová jádra. Z nich potom každé má 32 KB L1 data cache a 64 KB L1 instrukční cache a navzájem sdílejí tři nezávislé L2 cache, vždy po 500 KB. Komunikace mezi L1 a L2 cache má být schopna dosáhnout 100GB/s. Každý z vnitřních procesorů má rovněž L3 cache kontroler a paměťový kontroler. Samotná L3 cache má mít celkově 128 MB a dosud nebylo potvrzeno bude-li rovněž integrována do čipu. Mezi každými dvěma procesory uvnitř čipu existuje vzájemné spojení pomocí 128 bitové sběrnice, se schopností přenosu dat na frekvenci čipu. Ta má být minimálně 1 GHz a předpokládá se, že by měla časem dosáhnout 1.5 GHz a možná i více. Každá CPU POWER4 má být schopna zpracovat 5 instrukcí v cyklu.
Výroba má být prováděna 0.18 mikronovou SOI CMOS technologií, která má díky nižším parazitním kapacitám umožňovat oproti CMOS o 20 ÷ 25 % vyšší frekvenci.
Na výsledek snažení počítačového giganta v oblasti procesorů si budeme muset počkat. Podle všeho to ale vypadá na vážného hráče v hi-end části trhu. Zvláště uvážíme-li, že IBM má a stále zdokonaluje špičkové technologie, disponuje i kapacitou na výrobu čipů, a navíc má dobré jméno v oblasti počítačů do jejichž útrob tento čip směřuje.
Zdroj: REAL WORLD TECHNOLOGIES
