Intel oznámil novou architekturu - co bude umět?

Nová architektura Intelu - rychle, studeně a s nižší frekvencí

Na druhou polovinu příštího roku byla ohlášena nová architektura. Ta má opět sjednotit mobilní sféru se stolními počítači a se servery. Současný NetBurst a zlepšená P6 z Pentia M zaniknou.

Hlavním motivem je nízká spotřeba, vysoký výkon, škálovatelnost a uplatnění nových přístupů. Nová generace má přinést to, co Intel přesune nejen do čela ve výkonu, ale také do čela co do nízké spotřeby.

Postupem času by mělo dojít k dvojnásobnému navýšení výkonu proti současnému stavu a především pak k zlepšení poměru výpočetního výkonu k spotřebě faktorem 3.5x ! Nové modely budou při stejném výpočetním výkonu výrazně méně energeticky náročné.

V současnosti jsou v případě celkem čtyři čipy založené na nové architektuře:

• Conroe - Model pro stolní počítače. Dvě jádra se sdílenou L2 cache o velikosti 2 či 4 MB. Cílová hodnota typické spotřeby při zatížení (TDP) pouze 65W.
• Merom - Model pro mobilní počítače. Dvě jádra se sdílenou L2 cache o velikosti 2 MB. Cílová hodnota TDP bude patrně 35W, tj. o něco výše než u současného Pentia M (to má 27W).
• Woodcrest - Obdoba čipu Conroe, tentokrát ale pro servery. L2 cache o velikosti 4 MB. Očekávaná hodnota TDP je 80W.
• Whitefield - Největší z největších. Čtyřjádrový procesor s neuvěřitelnými 16 MB sdílené L2 cache. Budoucí vlajková loď víceprocesorových Xeonů MP.

Nové procesory budou jako obvykle součástí nových platforem.

Všechny modely budou uvedeny v druhé polovině příštího roku. Mobilní procesor Merom bude pasovat do platformy Napa, která bude uvedena začátkem příštího roku s procesorem Yonah, posledním z generace Pentia M (mimochodem také dvoujádrovým s 2 MB sdílené L2 cache, avšak bez 64bit rozšíření). Conroe zase bude používat dnešní socket LGA775, byť zatím není jasné, jaká bude jeho kompatibilita se současnými základními deskami.

Co máme čekat

O oficiálních informací toho není zatím příliš známo, na povrch ale už teď prosakují určité detaily.

Novinka si má vzít to nejlepší z NetBurstu i z Pentia M. Nenechte se však zmást - je vytvořena od základu. Intel na ní patrně pracoval již mnoho let, jen jsme o tom nevěděli - typicky vývoj architektury trvá kolem tří let či déle. Ze stávajících modelů si tak vezme pouze nápady, realizace je kompletně nová. Nejedná se o žádné vylepšení nebo předělání současného Pentia M či současného Pentia 4. Potvrzuje to už jen fakt, že to bude první Intelův od základu navržený 64bitový procesor - Pentium M takové schopnosti nemá vůbec a u Pentia 4 byl použit onen známý "trik se dvěma 32bit procesory".

Co se změní? Tak především délka pipeline se vrací na přijatelné hodnoty. Nyní bude mít 14 stupňů. To je o dva stupně více než u Athlonu 64. Cílové frekvence u stolních modelů jsou očekávány někde kolem 2.5 až 3.0 GHz, tedy zhruba tam, kde dnes operuje konkurence. Na jednu stranu to není tak moc jako u Pentia 4, na druhou je to více než konkurenceschopné. Zatím totiž vůbec není jasné, jak si povede AMD - se současnou 90nm technologií je potenciál Athlonu 64 již vyčerpán a první kusy 65nm modelů budou až příští rok.

I kdyby Conroe dosahoval stejných frekvencí jako Athlon 64, je zde jedna věc, která ho má výkonem katapultovat směrem vpřed - čtyři microOPs za takt. Novinka by měla umět kontinuálně zvládnout o 33% více microOPs, než kolik zvládne Pentium 4 a Pentium M. A vzhledem k tomu, že výkon Athlonu 64 je podobný výkonu Pentia M na stejné frekvenci, můžeme očekávat, že Athlon 64 zvládá dlouhodobě také pouze tři microOPs za takt - AMD to dokonce velmi nejasně potvrzuje v jednom ze svých materiálů. V mnoha situacích tak Conroe může být o 20 až 30 procent rychlejší než Pentium M na stejné frekvenci. To by pro AMD znamenalo velký problém. Není zatím příliš jasné, zda microOPs budou dodávány z Trace cache nebo přímo z dekodérů, pravděpodobnější je ale druhá varianta - údajně Trace cache příliš hřeje, proto ani nebyla nasazena u Pentia M.

Počet výpočetních jednotek ALU a FPU není v tuto chvíli známý. Protože ale čip umí až čtyři microOPs za takt, dá se očekávat minimálně stejný počet jednotek jako má Pentium M. Pravděpodobnější je ale to, že nějaké tam přibudou. Co je téměř jistotou, je vyšší počet najednou Out-of-Order zpracovávaných microOPs. Pentium M se svými čtyřiceti je jednoduše příliš málo. Jelikož Intel má zkušenosti s až 126 microOPs v jednom okamžiku... Z Pentia M by měla být převzata technologie fůzování microOPs, tentokrát by ale měl být počet takto sloučitelných kombinací instrukcí větší. Některé zdroje dokonce uvádějí, že procesor bude nahrazovat vhodné kombinace instrukcí x86 (a x87...) ještě před dekódováním. Pakliže by kód obsahoval za sebou jdoucí instrukce x86, které lze nahradit jedinou x86 instrukcí se stejným významem, bude takto nahrazena. Dekodéru to pak ulehčí práci.

Ve výpočetní části se setkáme s další novinkou jménem Memory Disambiguation. Jedná se v podstatě o předpověď větvení. Když nyní máme kód, který obsahuje podmínku typu "Pokud něco, zapiš výsledek do paměti, jinak nezapisuj" a na to navázanou instrukci, která má přečíst z oné lokace v paměti data, musí procesor čekat, až jak se podmínka vyvrbí. Jedná se totiž o závislost mezi výsledky jednotlivých instrukcí. Buďto totiž načte data, která tam jsou nyní, nebo data, která tam nově zapíše předchozí instrukce. Co udělat ale před dokončením výpočtu neví. Nová generace procesorů Intel pak bude pokračovat ve výpočtu a bude očekávat, že podmínka dopadne tak, že výsledek se ukládat nebude, tj. načte aktuální data (přesněji se bude snažit odhadovat, zda se data budou ukládat či nikoli a pokračovat bude pouze v okamžiku, kdy tu bude vysoká pravděpodobnost, že data se ukládat nebudou). V případě, kdy se tak skutečně stane, bude již procesor dávno zpracovávat instrukce, které by současné modely pouze začaly počítat. V případě, kdy se ukládat bude, vypočtené výsledky zahodí.

Konečně se dostáváme k L2 cache. Ta bude nyní ve všech případech sdílená mezi jádra. Velikost bude úctyhodné 2 až 4 MB. Latence není známá, vezmeme-li ale v úvahu nižší frekvence, i přes větší velikost patrně bude nižší než u Pentií 4. Co je ale důležité, je nakládání s daty. Na současných Pentiích D je velmi kritizován způsob předávání dat mezi dvěma jádry přes FSB (nezapomínejme, že nový čip je stavěn od základu jako dvoujádrový). Conroe nejen že bude mít sdílenou L2 cache, takže se data budou moct vyměňovat přes ní, on bude mít také přímé spojení mezi L1 cache. Data se tak budou moct vyměňovat tou nejkratší možnou cestou. Procesor by zároveň měl mít nové typy prefetch mechanismů (ty automaticky dodávají do cache data z paměti RAM ještě před tím, než jsou vyžadována - je to v podstatě takový odhad toho, co bude potřeba). Dnešní modely procesorů mají hardwarový prefetch do L2 cache. Odtud se už data musí do L1 dostávat až po vyžádání. Novinka by však měla mít prefetch až do L1 cache. Zároveň také by měl být prefetch mechanismus ovlivňován dostupným datovým tokem - jinými slovy pokud bude cache zaneprázdněna, prefetch se neuskuteční, protože by zpomalil aktuálně probíhající transakce. Pokud cache vytížena nebude (nebo málo), prefetch dodá nová data.

Zatím snad jedinou slabinou a zároveň zklamáním z hlediska výkonu je absence integrovaného paměťového řadiče. Ten konkurenčnímu Athlonu 64 přinesl významně rychlejší přístup do paměti - vyšší propustnost a především nižší latence. Nová architektura Intelu toto mít nebude. Namísto toho se bude spoléhat na klasickou sběrnici FSB známou z Pentia 4. Ta má být ale urychlena na ještě vyšší frekvence - někam mezi 1066 a 1333 MHz, podle modelu. To by mělo umožnit propustnost mezi 8.5 a 10.6 GB/s. Odpovídající paměti k tomuto pak budou DDR2 667 či 800 (konkrétní technologie bude záviset na použitém čipsetu).

Konečně se dostáváme k poslednímu bodu - spotřeba. Nová architektura navazuje na úspěchy Pentia M. Budou zde použity veškeré úsporné technologie, přičemž se samozřejmě počítá i s vypínáním částí procesor v případě nečinnosti. Narozdíl od Pentia M by ale údajně měl být standardní stav jednotek "vypnuto", takže průměrná spotřeba by měla být skutečně vynikající - Intel uvádí, že Merom s TDP 35W si při běžném používání řekne o 1 až 2W. Zároveň bude nasazena nová 65nm technologie, u které Intel očekává značnou redukci problému úniku proudu. A mimo to bude samozřejmě vypínat či uspávat nevyužité části cache, přesně jak kdysi sliboval.

Závěr

Cíle předvedené na Intel Developer Forum jsou velmi odvážné. Pokud se Intelu podaří splnit to, co zde slíbil, a nebude mít problémy s novými 65nm transistory, může patrně vytvořit velmi schopný procesor. Takový, ve kterého budou Pentium M i Pentium 4 vypadat jako zastaralé hračky. Nízká spotřeba a vysoký výkon v kombinaci s dvoujádrovou technologií. Můžeme chtít víc? Snad jen aby to dobře dopadlo...