Intel Ponte Vecchio tvoří 47 čipů a přes 100 miliard tranzistorů

Čipy Ponte Vecchio už známe ve stejné podobě, jakou včera představil Pat Gelsinger, nový CEO Intelu. Jde zatím o dvoudlaždicovou verzi, která byla ukázána v prezentaci Intel Unleashed. 

 

Dozvídáme se, že tu je celkem 47 čipů, k nimž se sice dle následujících obrázků nemůžeme dopočítat, ale to se snad časem vysvětlí včetně toho, proč jde o lichý počet. Intel také mluví o tom, že celek tvoří přes 100 miliard tranzistorů, které poskytnou přes jeden PetaFLOPS výkonu, ovšem ani zde se nedozvíme, jakého formátu se to týká. 

 

 

Intel Ponte Vecchio je tak především superpočítačový akcelerátor (tvořen je především pro Auroru s cca 1 ExaFLOPS), který bude použit vedle procesorů Xeon generace Sapphire Rapids. Ty nastoupí na trh jako další generace po Ice Lake-SP, jež budou oficiálně vypuštěny do světa 6. dubna. Soupeři pro Ponte Vecchio už jsou také známí, a sice půjde o generace NVIDIA Hopper a AMD CDNA 2, přičemž všechny tři konkurenční architektury již počítají s čipletovým designem. 

 

 

Následující obrázek ukazuje i spoje EMIOB, které se nacházejí mezi okrajovými čipy a jádrem tvořeným čtyřmi modře znázorněnými čipy, což mají být 7nm výpočetní jednotky, jež si Intel chce vyrábět sám. Vypadá to, že ty už budou mít pod celou svou společnou plochou křemíkový interposer (Base Tile). Už dříve jsme spekulovali o tom, že Base Tile nemusí být jen prostý interposer s datovými spoji, ale i s logikou či snad s pamětí, díky čemuž by se dalo mluvit o tzv. aktivním interposeru. 

 

 

Podrobnější informace se ale dozvíme někdy později. Je také třeba upozornit, že Intel doposud mluvil o dlaždicích (tiles) především ve spojení s Xe-HP, ovšem Ponte Vecchio je Xe-HPC, čili něco zcela jiného a mnohem složitějšího, než jsou jen dva nebo čtyři propojené čipy.