Mám otázku: Jestli jsem to správně pochopil, tak aktivní interposer je defakto miniaturní čipset se sběrnicemi integrovaný v interposeru. Nebylo by jednodušší to vše nechat komunikovat po standartní sběrnici (vysloveně se nabízí PCIE se škálovatelným počtem linek) a interposer nechat jen jako propojku? Nebo je problém s tím, že by procesor měl interně třeba 200 PCIE linek, z čehož by 100 propojovalo jednotlivé čipy v pouzdře?
Odpovědět0 0
To by nešlo, jelikož s rostoucí vzdáleností rapidně stoupají latence, na což je právě CPU velice choulostivý. Interposery se vyrábějí starším výrobním procesem (tuším 65nm - nízká cena, vysoká výtěžnost) a oni zjistili, že když k těm cestičkám přidají i nějakou tranzistorovou logiku (do 10% pokrytí), tak se cena příliš nezvedne a výtěžnost zůstane stejná. Díky tomu mohou z interposeru vyždímat maximum, komunikaci si už nebudou muset zajišťovat samotná jádra a komplexy mezi sebou, ale bude se o to starat komunikační protokol přímo v interposeru, což trochu zjednoduší samotná jádra, ale hlavně je dovolí spojovat mnohem exotičtějšími způsoby a to se projeví výrazným snížením latencí (mezijádrové komunikace) u 32 a více jádrových procesorů.
Odpovědět2 0