První detaily McKinleyho
2.2.2002, Štěpán Mrázek, aktualita
Procesor McKinley by měl mít vylepšenou cache se sníženou latencí. Její velikost by měla dosahovat 3 MB (není uvedeno zda se jedná o celkovou velikost či L1 nebo L2), která by měla pracovat na frekvenci čipu. Čip samotný by měl pracovat...
Procesor McKinley by měl mít vylepšenou cache se sníženou latencí. Její velikost by měla dosahovat 3 MB (není uvedeno zda se jedná o celkovou velikost či L1 nebo L2), která by měla pracovat na frekvenci čipu. Čip samotný by měl pracovat na frekvenci 1 GHz a systémová frekvence by se měla ztrojnásobit.
