První zvěsti o AMD K9
1.5.2003, David Vrtal, článek
Objevily se nové zvěsti o budoucí generaci procesorů od firmy AMD označených K9. Můžete je považovat za nepravdivé, protože v této chvíli nemohou být žádným způsobem dokázány...
Objevily se nové zvěsti o budoucí generaci procesorů od firmy AMD označených K9. Můžete je považovat za nepravdivé, protože v této chvíli nemohou být žádným způsobem dokázány. Pokud se však o tuto problematiku zajímáte, jistě se rádi dozvíte o pravděpodobné technické specifikaci nové generace procesorů od AMD. Pod tímto odstavcem uvádíme podrobný přehled objevivších se technický specifikací, týkajících se procesorů K9:
- Procesor bude mít integrovaný DDRII paměťový řadič.
- K9 bude nabízet takzvané spekulativní větvení. Bude zde možnost použití až osmi větví. Pro případ, že by došlo k špatnému předpovězeni cesty, zde bude takzvaná rollback (převíjecí, návratová) paměť.
- Procesor by se měl pravděpodobně skládat ze tří kompletních x87 bloků, tří SSE2 a dvou ALU bloků. Dekodéry budou schopné tyto bloky organizovat po třech (FPU + SSE2 + ALU) a tím by mělo být dosaženo maximálního výkonu.
- K9 by měla pravděpodobně využívat starý patent vlastněný AMD, jenž popisuje integraci Peltiérova článku do bloku.
- Procesor by měl mít rozličné buffery podobné třídy jako L0 cache. Jako například 4 Kb buffer, který předchází a doprovází FPU (SSE2, 3DNow) a zajišťuje, aby její operace byly plynulejší.
- K9 by měl obsahovat podporu pro L3 cache zajištující komentování kódu. Dekodér by měl být schopen pracovat přímo v L3 cache a vkládat komentáře do speciálních polí.
- Pipelines budou obsahovat 15 ALU cyklů a 20 FPU cyklů.
- I-cache a dekodér budou fungovat na dvojnásobné rychlosti.
- AMD může umístit L3 cache na krystal použitím 1T-SRAM.
- V čipu bude obsažena podpora pro Hypertransport II. Je očekáváno něco jako osminásobná datová rychlost (Yelowstone) s nosnou frekvencí hodin 1GHz. Ve výsledku bude dosaženo propustnosti až 25 Gb/s v konfiguraci 16x16.
- Vnitřní protokol procesoru s názvem MOESI byl aktualizován a doplněn.
- Vysokorychlostní sběrnice bude nabízet velice zajímavou možnost sdílení volných výkonových jednotek mezi dvěma procesory. To znamená, že pokud bude mít první procesor vytíženou FPU a druhý ji bude mít volnou, bude moci druhý procesor manipulovat s požadavky zasílanými z dekodéru namísto prvního procesoru.