Roadmap serverových procesorů

Intel představí v nejbližších týdnech procesor Itanium 2 a také 16-cestný multi-procesorový čip. Velikost cache třetí úrovně Itania 2 bude rovna 3MB, zatímco u jeho následovníka Madisonu (nazývaného mimo jiné také Itanium 3) bude dvojnásobná – až 6MB. Stejné kapacity dosáhne L3 cache také u Montecita připravovaného k vypuštění v roce 2004. Ceny by se měly pohybovat v rozmezí $2,000 - $4,000. Zmiňovaný čip s podporou až 16-procesorových systémů se bude nazývat E8870. Přes devět měsíců bude trvat příprava a vydání operačních systémů a aplikací, na kterých bude možno testovat výkon Itania 2.

AMD vydá v serverové oblasti svůj 64-bitový procesor Opteron. Analytici ale tvrdí, že k získání všeobecné důvěry trhu bude společnost potřebovat systémovou expertízu a vrcholné hardwarové a softwarové partnery, přestože architektura Opteronu je velice elegantní a účelná. Paměťový řadič bude integrován přímo do jádra procesoru a technologie Hyper-Transport umožní propojení až čtyř procesorů. Ke konci tohoto roku se objeví dvou-procesorová verze, v roce následujícím pak čtyř- a osmi-procesorová.

IBM pro změnu připravuje procesor Power4 se dvěma jádry PowerPC. V jeho architektuře se ale počítá s externím paměťovým řadičem a L3 cache. Tento postup bude znamenat, že multi-procesorové systémy založené na Power4 budou obsahovat méně čipů, a proto budou nejlevnější a budou mít nejnižší systémové zpoždění. Současný 0,18 mikronový procesor Power4 s frekvencí 1,3GHz bude nahrazen 0,13 mikronovou technologií pro zrychlení a snížení spotřeby energie. Další generace Power5 bude obsahovat podporu až 64-procesorových systémů a přijde v roce 2004.

Sun Microsystems si pro nás chystají procesor Ultrasparc V, který bude jakýmsi přechodem mezi IBM Power4, zaměřeným na propustnost a Intel Itanium převážně pro jednoduché systémy. Ke konci roku je připraven 0,13 mikronový Ultrasparc IV, zmiňovaný následovník Ultrasparc V, vyráběný 0,09 mikronovou technologií, bude vypuštěn „v několika letech“ (vskutku přesné vyjádření :-) a bude obsahovat technologie TLP a ILP (thread- a instruction-level parallelism).