Technologie: HyperTransport – ruku v ruce s Athlonem 64
30.9.2003, Jan Vítek, článek
Počítačový průmysl začal už před lety pociťovat, že k výkonným procesorům a pamětem se staví do cesty Input/Output komunikace s vnějšími i vnitřními zařízeními počítačových systémů. Co se týče vnitřních systémů, iniciativy se chopila společnost AMD.
Kapitoly článku:
- Technologie: HyperTransport – ruku v ruce s Athlonem 64
- Diferential signalling a dostupná zařízení
Diferential signalling - metoda zapůjčená SCSI rozhraním
Přesněji LVDS - Low Voltage Differential Signalling je metoda, která se v oblasti PC už dlouho s úspěchem používá v řadičích SCSI. Například ve 5 Voltových vstupně-výstupních zařízeních se data přenášejí pomocí dvou stavů: 5V reprezentuje binární 1 a 0V reprezentuje binární 0. Může zde ovšem vznikat rušení, které indukuje signál, který nelze tak snadno rozpoznat, zda je 0 či 1. Tomu se dá snadno zabránit tím, že zvýšíme napětí, ale tím vyvstávají další problémy (kapacitní odpor a indukční odpor), kvůli nimž nelze použít vysoké frekvence a také spotřeba energie se zvyšuje. Musíme tedy použít malá napětí, kde se zase zvyšuje riziko rušení signálu.
Diferenční signálování tento problém řeší jednoduše. Místo jednoho vodiče se použijí vodiče dva, které se natáhnou mezi dvěma komunikačními body. Jestliže jsme v připadě normálního signálování zjišťovali, jestli se signál blíží 5V (bin 1), nebo 0V (bin0), nyní zjišťujeme rozdíl mezi signály dvou vodičů. V praxi to vypadá tak, že pokud chceme poslat signál reprezentující 1, pošleme ho po jednom vodiči a po druhém pošleme 0. Druhý komunikační bod se nezajímá o výslednou hodnotu, ale o rozdíl mezi dvěma signály. Jestliže se totiž po cestě do signálu indukuje rušení, indukuje se do obou vodičů velmi podobně, čímž se rozdíl nesmazává.
LVDS, kterou HT používá, není úplně konvenční podle standardu IEEE. Napětí 2.5V, které je dáno standardem, je upraveno na 1.2V, od čehož si tvůrci slibují, že zajistí kompatibilitu s budoucími systémy a hlavně nízkou spotřebu elektrické energie, což je velmi důležité, pokud má HT prorazit na mobilní sféru trhu.
Možnost konfigurace sběrnice je také velmi důležitým faktorem. Až 32 zařízení mohou mezi sebou komunikovat na max. vzdálenost 75cm (v závislosti na počtu vrstev PCB). Ladění výkonu je u HT možné pomocí nastavování dvou aspektů - frekvence sběrnice a šířky sběrnice. Je tak možné konfigurovat HT podle toho, jakého chceme dosáhnout výkonu: pokud není potřeba mít k dispozici sběrnici v plné síle, jednoduše se její šířka zmenší a tím se také zmenší počet pinů, které by jinak zbytečně zabíraly místo na PCB a hlavně zvyšovaly náklady. Počet pinů, které jsou nutné pro danou šířku sběrnice, uvádím v tabulce.
CAD - Commands, Addresses, Data - přes tyto piny proudí systémové příkazy adresování a samotná data.
CLK - Clock - přenášejí hodinový signál, který identifikuje každý byte.
CTL - Control - pin, který se stará o oddělování dat od kontrolních příkazů a adresování v CAD
VLTD - Power - napájecí piny
GND - Ground - uzemnění
PWROK - Power OK - indikuje, že napájení je stabilní
RESET# - resetuje sběrnici na výchozí nastavení
V mobilních zařízeních ještě přibudou 2 dodatečné signály - Stop a Request, které zapínají a vypínají linky, což se využije při ACPI managementu spotřeby.
HyperTransport tedy přichází na trh se čtyřmi důležitými charakteristikami:
Pokud ale dnes přijdete na trh s levným, rychlým a univerzálním řešením, prostě takovým, které je lepší než jeho předchůdce, zdaleka není vyhráno, protože předchůdce bývá obvykle velmi rozšířen a vytlačit ho z trhu nelze přes noc. A když takových řešení přichází na trh víc, tak to platí dvojnásob. Nastupuje tak nutnost dělat kompromisy a v tomto případě se za nimi skrývá softwarová kompatibilita s předchozími a budoucími sběrnicemi a design prvků, které budou zajišťovat komunikaci s ostatními I/O rozhraními. Abych byl přesnější, jsou to: AGP včetně poslední verze 8x, PCI, PCI-X včetně verze 2.0, PCI Express, IEEE1394 FireWire, USB2.0, PL-3, SPI-4.2, SPI-5, Infiniband, Gigabit Ethernet, 10 Gigabit Ethernet a další.
HyperTransport dnes
Transmeta Efficeon - Transmeta, jako jeden ze členů konsorcia okolo HT využije 400MHz verzi pro svůj procesor Efficeon. Řadič HT je integrován přímo v procesoru, kde je integrován také northbridge a řadič pamětí a se southbridgem ULi M1563 komunikuje právě přes HT sběrnici. Procesor Efficeon je primárně určen pro mobilní zařízení, jako notebooky, tablet PC, ale dá se využít i u nenáročných stolních PC.
Obr.3 - Schéma systému s procesorem Efficeon
NVidia nForce3 - velmi aktuální chipset pro 64-bitové procesory AMD také obsahuje podporu HT. Obsahovala ho sice už verze nForce2, ale tam se neukazuje v plné síle. Procesory Athlon 64, Athlon 64 FX a Opteron ale již dokáží HT jaksepatří využít a po sběrnici tikající na 800MHz (1600MHz DDR) a 16bitové šířce dokáží vysílat a přijímat data rychlostí 3.2GB, což dává dohromady 6.4GB z obou směrů.
Další produkty, které technologie HT využívají, si můžete prohlédnout zde, na adrese konsorcia.
HyperTransport se s největší pravděpodobností spolu-zaslouží o to, aby se pojem "úzké hrdlo" na delší dobu oddálil od spojení se sběrnicí počítače. Zatím má od dnešních požadavků na rychlost přenosu dat po lokální sběrnici počítače ještě velký odstup a vůbec bych se nedivil, kdyby jeho další verze dokázaly tento odstup ještě zvětšit. Myslím, že bude ještě velmi zajímavé, jak se HT spolu s 64bitovými Athlony popere o své místo na trhu s nadcházejícími procesory Intelu, který si už možná ani tak nemyslí, že čas 64 bitů pro širokou veřejnost ještě nenastal.
Přesněji LVDS - Low Voltage Differential Signalling je metoda, která se v oblasti PC už dlouho s úspěchem používá v řadičích SCSI. Například ve 5 Voltových vstupně-výstupních zařízeních se data přenášejí pomocí dvou stavů: 5V reprezentuje binární 1 a 0V reprezentuje binární 0. Může zde ovšem vznikat rušení, které indukuje signál, který nelze tak snadno rozpoznat, zda je 0 či 1. Tomu se dá snadno zabránit tím, že zvýšíme napětí, ale tím vyvstávají další problémy (kapacitní odpor a indukční odpor), kvůli nimž nelze použít vysoké frekvence a také spotřeba energie se zvyšuje. Musíme tedy použít malá napětí, kde se zase zvyšuje riziko rušení signálu.
Diferenční signálování tento problém řeší jednoduše. Místo jednoho vodiče se použijí vodiče dva, které se natáhnou mezi dvěma komunikačními body. Jestliže jsme v připadě normálního signálování zjišťovali, jestli se signál blíží 5V (bin 1), nebo 0V (bin0), nyní zjišťujeme rozdíl mezi signály dvou vodičů. V praxi to vypadá tak, že pokud chceme poslat signál reprezentující 1, pošleme ho po jednom vodiči a po druhém pošleme 0. Druhý komunikační bod se nezajímá o výslednou hodnotu, ale o rozdíl mezi dvěma signály. Jestliže se totiž po cestě do signálu indukuje rušení, indukuje se do obou vodičů velmi podobně, čímž se rozdíl nesmazává.
LVDS, kterou HT používá, není úplně konvenční podle standardu IEEE. Napětí 2.5V, které je dáno standardem, je upraveno na 1.2V, od čehož si tvůrci slibují, že zajistí kompatibilitu s budoucími systémy a hlavně nízkou spotřebu elektrické energie, což je velmi důležité, pokud má HT prorazit na mobilní sféru trhu.
Možnost konfigurace sběrnice je také velmi důležitým faktorem. Až 32 zařízení mohou mezi sebou komunikovat na max. vzdálenost 75cm (v závislosti na počtu vrstev PCB). Ladění výkonu je u HT možné pomocí nastavování dvou aspektů - frekvence sběrnice a šířky sběrnice. Je tak možné konfigurovat HT podle toho, jakého chceme dosáhnout výkonu: pokud není potřeba mít k dispozici sběrnici v plné síle, jednoduše se její šířka zmenší a tím se také zmenší počet pinů, které by jinak zbytečně zabíraly místo na PCB a hlavně zvyšovaly náklady. Počet pinů, které jsou nutné pro danou šířku sběrnice, uvádím v tabulce.
Sířka sběrnice | 2 | 4 | 8 | 16 | 32 |
Data piny | 8 | 16 | 32 | 64 | 128 |
Clock piny | 4 | 4 | 4 | 8 | 16 |
Control piny | 4 | 4 | 4 | 4 | 4 |
VLDT | 2 | 2 | 3 | 6 | 10 |
Uzemnění - GND | 4 | 6 | 10 | 19 | 37 |
PWROK | 1 | 1 | 1 | 1 | 1 |
RESET# | 1 | 1 | 1 | 1 | 1 |
Celkový počet pinů | 24 | 34 | 55 | 103 | 197 |
MB/s při 800MHz | 800 | 1600 | 3200 | 6400 | 12800 |
Tab. 2 - Počet pinů v závislosti na šířce sběrnice
CAD - Commands, Addresses, Data - přes tyto piny proudí systémové příkazy adresování a samotná data.
CLK - Clock - přenášejí hodinový signál, který identifikuje každý byte.
CTL - Control - pin, který se stará o oddělování dat od kontrolních příkazů a adresování v CAD
VLTD - Power - napájecí piny
GND - Ground - uzemnění
PWROK - Power OK - indikuje, že napájení je stabilní
RESET# - resetuje sběrnici na výchozí nastavení
V mobilních zařízeních ještě přibudou 2 dodatečné signály - Stop a Request, které zapínají a vypínají linky, což se využije při ACPI managementu spotřeby.
HyperTransport tedy přichází na trh se čtyřmi důležitými charakteristikami:
- Vysoká propustnost
- Nízká latence
- Variabilní konfigurace
- Nízké napájení
Pokud ale dnes přijdete na trh s levným, rychlým a univerzálním řešením, prostě takovým, které je lepší než jeho předchůdce, zdaleka není vyhráno, protože předchůdce bývá obvykle velmi rozšířen a vytlačit ho z trhu nelze přes noc. A když takových řešení přichází na trh víc, tak to platí dvojnásob. Nastupuje tak nutnost dělat kompromisy a v tomto případě se za nimi skrývá softwarová kompatibilita s předchozími a budoucími sběrnicemi a design prvků, které budou zajišťovat komunikaci s ostatními I/O rozhraními. Abych byl přesnější, jsou to: AGP včetně poslední verze 8x, PCI, PCI-X včetně verze 2.0, PCI Express, IEEE1394 FireWire, USB2.0, PL-3, SPI-4.2, SPI-5, Infiniband, Gigabit Ethernet, 10 Gigabit Ethernet a další.
HyperTransport dnes
Transmeta Efficeon - Transmeta, jako jeden ze členů konsorcia okolo HT využije 400MHz verzi pro svůj procesor Efficeon. Řadič HT je integrován přímo v procesoru, kde je integrován také northbridge a řadič pamětí a se southbridgem ULi M1563 komunikuje právě přes HT sběrnici. Procesor Efficeon je primárně určen pro mobilní zařízení, jako notebooky, tablet PC, ale dá se využít i u nenáročných stolních PC.
Obr.3 - Schéma systému s procesorem Efficeon
NVidia nForce3 - velmi aktuální chipset pro 64-bitové procesory AMD také obsahuje podporu HT. Obsahovala ho sice už verze nForce2, ale tam se neukazuje v plné síle. Procesory Athlon 64, Athlon 64 FX a Opteron ale již dokáží HT jaksepatří využít a po sběrnici tikající na 800MHz (1600MHz DDR) a 16bitové šířce dokáží vysílat a přijímat data rychlostí 3.2GB, což dává dohromady 6.4GB z obou směrů.
Další produkty, které technologie HT využívají, si můžete prohlédnout zde, na adrese konsorcia.
HyperTransport se s největší pravděpodobností spolu-zaslouží o to, aby se pojem "úzké hrdlo" na delší dobu oddálil od spojení se sběrnicí počítače. Zatím má od dnešních požadavků na rychlost přenosu dat po lokální sběrnici počítače ještě velký odstup a vůbec bych se nedivil, kdyby jeho další verze dokázaly tento odstup ještě zvětšit. Myslím, že bude ještě velmi zajímavé, jak se HT spolu s 64bitovými Athlony popere o své místo na trhu s nadcházejícími procesory Intelu, který si už možná ani tak nemyslí, že čas 64 bitů pro širokou veřejnost ještě nenastal.
