5nm technologie IBM opravdu počítá s cylindrickými hradly

IBM ukázalo 5nm tranzistory vytvořené technologií Nanosheet na začátku tohoto týdne, kdy také startovala konference v Kjótu, na níž se měly objevit podrobnosti. Dle následující fotografie těchto tranzistorů jsme spekulovali, že by mohlo jít o jistou technologii GAA (Gate All Around), již uvedl už Samsung ve svých materiálech týkajících se výrobních technologií blízké budoucnosti. Vypadalo to totiž, že hradlo v těchto tranzistorech obklopuje kanál a nyní už můžeme říci, že jde opravdu o GAA.

Na web se totiž dostal následující obrázek, který ukazuje, jak IBM srovnává klasické rovinné tranzistory s tranzistory FinFET a následovníkem je technologie, která využívá hradlo v podobě cylindru, skrz který prochází kanál. Hradlo jej tak obklopuje ze všech stran a vypadá to, že se právě díváme na nástupce dnešní technologie FinFET, která představuje to nejlepší, co je aktuálně nasazeno ve výrobě.

Co se týče oněch křemíkových nanofólií (silicon nanosheets), pak ty by právě měly tvořit celou strukturu čipů. Jde prostě o jednotlivé tenounké vrstvy umístěné na sebe, z nichž už byl vytvořen celý wafer z 5nm tranzistorů. Ten má přitom o polovinu vyšší hustotu uložení prvků než předchozí testovací wafer, se kterým IBM přišlo před dvěma lety. Šlo o 7nm technologii (rovněž EUV), díky níž byly vytvořeny zkušební čipy z 20 miliard tranzistorů.

Už za několik let by se tak na trh mohly dostat čipy vyráběné pomocí technologie EUV + GAA a mluví se o tranzistorech GAAFET. K tomu se vyjádřila také společnost GlobalFoundries, dvorní výrobce čipů pro AMD, která chce ve své Fab 8 spustit výrobu 7nm čipů už příští rok a vedle Samsungu rozhodně počítá s pozdějším přechodem na 5nm a GAA. Vypadá to také, že počátek běžné výroby pomocí EUV už je nevyhnutelné.

IBM dodává, že v porovnání s 10nm technologií FinFET nám 5nm GAAFET má nabídnout o 40 procent vyšší výkon při stejné spotřebe, nebo o 75 procent nižší spotřebu při stejném výkonu, a to pouze když se využije tzv. die-shrink, čili zmenšení čipu bez úprav architektury. A kdy bychom tak mohli vidět první 5nm čipy na trhu? Dle střízlivých odhadů to bude nejdříve v roce 2020, spíše 2021, a to počítáme s tím, že vývoj nezbytně nutné technologie EUV už půjde dobře a ta bude připravena. Její nástup je ale oproti původním plánům opožděn už o více než deset let, takže stanovovat nějaké pevné datum nelze.

Zdroj: Extremetech