Zpět na článek

Diskuze: AMD Epyc "Milan": specifikace a ceny jsou na světě

Nejsi přihlášený(á)

Pro psaní a hodnocení komentářů se prosím přihlas ke svému účtu nebo si jej vytvoř.

Rychlé přihlášení přes:

peteb

Level

15. 3. 2021 15:06

Komentáře tohoto uživatele máš zablokované.

Až dosud snad platilo, že v rámci aktivního CCX je využita celá jeho L3 cache (u Epyc ROME 16MB/CCX). Jak do toho zapadá 28core 7453 s údajnými 64MB L3 cache? To by dejme tomu při 4CCX po 7 aktivních core představovalo 128MB cache. Pokud tedy nedošlo k průlomu a není možné aktivovat pouze část L3 cache např. 4x16=64MB.

Blaazen

Level

15. 3. 2021 18:34

Komentáře tohoto uživatele máš zablokované.

@peteb Záhada. Milan má 32MB L3 cache na chiplet. A to osmijádro v tabulce (poslední řádek) má 256MB. To tam bude osm chipletů a na každém aktivní jen jedno jádro z osmi?

peteb

Level

15. 3. 2021 20:34

Komentáře tohoto uživatele máš zablokované.

@Blaazen To taková záhada není. Již v minulé generaci byl například EPYC 7F32 jehož jádra měla celých 16MB L3 cache svého CCX vždy pouze pro sebe (8-core se 128MB L3 cache .. 8x16MB). Takže u Milan to logicky je 8x 32M=256MB L3 cache. Pro některé úlohy může být hodně L3/core profitem, pro jiné asi malusem (to když více jader provádí operace nad společnou množinou dat, v situaci izolovaných jednotlivých core v CCX se musí jít ven přes IF).

Reklama

Diskuze: AMD Epyc "Milan": specifikace a ceny jsou na světě

Nejnovější komentáře

Nejčtenější obsah

Nejaktivnější čtenáři

Pokračujte ve čtení