Intel dnes prezentoval řadu novinek, z nichž některé jsme již nakousli ráno, ale nyní se už můžeme podívat na celou prezentaci. Půjde o novou výrobní technologii, procesory, grafické čipy, roadmap i pouzdření.
Intel tak toho měl dnes na srdci dost ke sdělení, ovšem to vše se točilo především kolem jednoho produktu, a to kolem procesorů Tiger Lake, které budou samy představeny 2. září, pokud se něco nezmění.
- Intel Xe-HPG s ray tracingem přijdou v příštím roce
- Intel pro výrobu Tiger Lake i Xe využívá 10nm architekturu SuperFin
Intel především slibuje více než generační nárůst výkonu CPU v rámci CPU Willow Cove a budeme předpokládat, že ve srovnání se Sunny Cove. Pak to má být obrovské vylepšení efektivity integrovaného GPU (Xe), podpora AI (viz odkazované články), vyšší efektivita rozhraní včetně paměťového a také bohatá nabídka I/O. Máme tu také rozvržení jednotlivých částí na čipu Tiger Lake.
To ukazuje, že z iGPU se už stala více než podstatná část celého procesoru, ostatně jde o 96 EU, zatímco jádra Willow Cove tu máme pouze čtyři. Tedy zatím, chystají se také osmijádrové verze, ale ty nemají dorazit letos, ale až na jaře (neofic. informace). Nezanedbatelnou část také zabere 12 MB L3 cache společně s potřebným rozhraním.
Když se podíváme o úroveň výš, máme tu samotné jádro Willow Cove s přepracovanou pamětí cache, kde nejvýraznější změnu představuje navýšení kapacity L2 na 1,25 MB. Jinak ale Willow Cove vychází ze základu položeného generací Sunny Cove, přičemž jako nejvýznamnější novinku Intel ohlašuje "dramatický nárůst taktů", což jde především na vrub kondenzátorům SuperMIM a tranzistorům SuperFIN.
Právě díky nim může Intel mluvit o tom, že jeho 10nm proces byl oproti původní verzi vylepšen tak, že by se dalo mluvit o mezigeneračním rozdílu. V následujícím snímku to pak Intel přirovnává skoku mezi první a nejnovější verzí 14nm procesu.
A pak tu máme technologie pouzdření jako neméně zajímavý snímek z prezentace, kde se na 3D grafu ukazuje postupný pokrok od monolitů. Začínáme tak na standardních pouzdrech se 100mikrometrovými kontakty a pokračujeme přes EMIB a Foveros k budoucnosti, kde má být hustota spojů díky jejich velikosti 100x vyšší s mnohem vyšší energetickou efektivitou. Na další ose je škálovatelnost daná technologiemi jako CO-EMIB a ODI.
- klikněte pro zvětšení -
Dále nám Intel i v roadmapě potvrdil, že Alder Lake budou hybridy s výkonnými i slabými jádry, čili mezi Golden Cove a Grace Mont, ovšem nedozvěděli jsme se, do jakých všech segmentů Alder Lake zasáhnou. Určitě je nebude možné stavět jen po bok Lakefield, což jsou ultraúsporné procesor a rozhodně očekáváme i desktopové Alder Lake.
Další zajímavý slide ukazuje, na čem budou založeny grafiky Xe. My už víme, že běžní uživatelé se setkají s Xe LP (Tiger Lake) a Xe HPG (budoucí sam. grafiky). Ty budou mít dle standardního pouzdření monolitické čipy a HPG budou tvořeny neupřesněným procesem smluvním výrobcem, čili ne v Intelu. Xe HP s až čtyřmi čipy pospojovanými pomocí EMIB ale bude tvořit Intel svým novým 10nm procesem a Xe HPC "Ponte Vecchio" bude už velice pestrá směs.
Základní dlaždice bude vyrábět Intel opět svým 10nm procesem, výkonné compute dlaždice pak v TSMC i svým 7nm procesem (až bude k dispozici), rambo cache pak jistým 10nm Enhanced SuperFin (nejspíše 10nm++, čili třetí iterace tohoto procesu) a I/O dlaždice pak opět nějakým smluvním výrobcem.
Nakonec se podíváme na upravenou paměťovou hierarchii, do níž se protlačila právě rambo cache a nakonec už jen odkážeme na tiskovou zprávu s celou prezentací.
