Diskuze: RISC-V se rozšiřuje mezi servery, hodlá Intel koupit SiFive, aby odrazil ARM?

coolipi

Level

16. 6. 2021 10:15

Komentáře tohoto uživatele máš zablokované.

@DarkRichelieu V tomto si dovolim nesouhlasit. Proc by ARM nemel mit silu? Jeho instrukce jsou zarovnane na 32 bitu (Thumb - 16 bitu, ale to se u AArch64 uz nepouziva), cili instrukcni dekoder ma mnohem mene prace poznat, co je to za nasledujici instrukce v programu. U RISC-V je primo z par bitu v instrukci poznat, jak je dlouha, cili instrukcni dekodery mohou byt sirsi a zpracovat vice instrukci najednou (priklad procesoru SiFive - ma dekoder na 4 instrukce, ale dokoncit muze jen 3 najednou).

Instrukcni sada hraje podruznou roli, prace a zavislosti dat pri vypoctu a vetveni u programu je u vsech architektur skoro stejne. Jen jak se dostanou k vysledku je jine. Hezky to vyplyva prave z prezentaci benchmarku RISC-V. No a ty jednodussi sady nespali tolik energie v instrukcnim dekoderu a maji vice energie na skutecnou praci. Vsechny architektury maji instrukce SIMD, ale RISC-V a ted i ARM maji vektorove instrukce (jinak pojate SIMD, bez nutnosti pridavat dalsi instrukcni opkody pro dalsi paralelizovane instrukce).

Nejdrazsi a nejdulezitejsi na celem hardwaru je ovsem software, cili to je o celem ekosystemu kolem, bez nej to nema cenu.

U emulatoru jinych instrukcnich sad, ktere maji dynamickou rekompilaci kodu (tzn. ze si bloky puvodniho kodu prelozi do sveho kodu a pak to jenom spousti) se dosahuje cca 50% rychlosti emulace na stejne frekvenci a zhruba stejnem procesoru (poctem dekoderu/ALU/...). Cili pokud se podari udelat dostatecne vykonny RISC procesor, tak muze tu x86 hruzu dobre emulovat. Neni pak potreba mit hybridni reseni - a to uz tu take bylo, nejake x86/ARM hybridy, potichu se to odpiskalo.