Zpět na článek

Diskuze: TSMC se chlubí nízkou defektností procesu N5 oproti N7

Nejsi přihlášený(á)

Pro psaní a hodnocení komentářů se prosím přihlas ke svému účtu nebo si jej vytvoř.

wrah666
wrah666
Level Level
27. 8. 2020 23:16

Komentáře tohoto uživatele máš zablokované.

Uváděné počty chyb krásně ukazují, proč je snadné udělat maličké čiplety a proč je průšvih s obřími čipy třeba pro grafikcké karty. Pro 7nm proces je to lehce víc, takže by voko kolem 90 chyb na 700 cm2. Pokud je na wafferu 700 čipletů, tak jich je minimálně 600+ zcela v pořádku. Pokud je tam 100 čipů pro grafárny o ploše 7cm2 (méně, pač mají OBROVSKý odpad po stranách) je alespoň trochu narušená většina.

radecekh
radecekh
Level Level
28. 8. 2020 15:55

Komentáře tohoto uživatele máš zablokované.

@wrah666 No a to podle vás vadí čemu, že to nazýváte průšvihem? Právě proto snad výrobci u grafik málokdy prodávají plnou konfiguraci.

snajprik
snajprik
Level Level
27. 8. 2020 16:08

Komentáře tohoto uživatele máš zablokované.

Ani sa nečudujem vyleptavanie vrstiev plošnych spojov pomocou EUV je ovela preciznejšie. 7nm+ vyleptava len dva vrstvy čim je nišie čislo tym viac vrstiev sa lepta pomocou EUV a tym je ta kvalita spojov vyšia.

Reklama
Reklama