Diskuze: Intel uspíší uvedení nové architektury Intel Core

tief

Level

1. 5. 2006 16:45

Komentáře tohoto uživatele máš zablokované.

@Jmeno na 3 Nesouhlasím - DDR2 zhorší latence, přičemž rychlost HyperTransportu bude stejná. Je dost dobře možné, že výkon v LGA1207 bude kvůli tomuto ve vícesocketových řešeních dokonce horší než výkon s940 (vysokou latenci nevyrovná zrychlený burst).

Ve dvousocketovém uspořádání (kam Woodcrest míří) nemá HyperTransport prakticky žádnou výhodu oproti rychlé FSB, protože HyperTransport je v jednom směru omezen na 4 GB/s, zatímco FSB zvládne i víc než 10 GB/s (je poloduplexní). Za těchto okolností je centrálně umístěný řadič pamětí z hlediska sdílení dat poměrně dobrým řešením, obzvlášť pokud použije intenzivního bufferování. Velké rychlé cache a agresivní prefetch Woodcrestu pomohou vyrovnat případné latence FSB.

65nm procesory AMD budou podle posledních zpráv představeny až v Q1 2007 společně s K8L. To už je docela pozdě.

kvackina

Level

1. 5. 2006 19:11

Komentáře tohoto uživatele máš zablokované.

@Jmeno na 3 Tych latencii by som sa az tak nebal, DDR2 ich ma sice horsie, lenze frekvencia napr. pri 800MHz DDR2 pamatiach zraza tu nevyhodu oproti 400MHz DDR pamatiam na minimum (nechcem napisat ze 800 s CL5 == 400 s CL2,5, pretoze na to vplyva viacero faktrorov (latencii pri roznych operaciach v pamati)).
A co sa tyka tej FSB/HT, je to dost diskutabilne.
Napr., pokial viem, sice u Intelu je FSB na urovni 10GB/s a je poloduplexna, lenze sa vyuziva na komunikaciu:
CPU<->MEM
CPU<->GPU+all peripherals
CPU<->CPU
core<->core bude u Woodcrestu tusim na vnutornej CPU zbernici, na P4 je to tiez FSB,

pricom u AMD je to tusim:
1HT CPU<->GPU+all peripherals
1HT/2HT pre CPU<->CPU medzi socketmi
MEM controller priamo na kazdom CPU
vlastna zbernica vnutri CPU pre komunikaciu core<->core

to vsetko s minimalnymi latenciami a vysokymi priepustnostami (ktore sa dalej budu ako aj pri HT aj MEM zvysovat, ale to aj Intel FSB).
Kto ma potom viac? :) Samozrejme bude zalezat na vela okolnostiach, Intel ma pravdepodobne zase lepsi prefetch algoritmus, a tak CPU menej trpi "pomalostou" FSB (to neplati o P4 NetBurst arch.).
Celkovo sa mi navrh AMD zda prepracovanejsi, je krasne vidiet, ako uz pred rokmi mysleli na navrh mnohoprocesorovych stanic a tiez viacjadrovych CPU. Som zvedavy, co vsetko nova architektura Intelu prinesie, dufam ze to bude poriadny krok vpred.

Jmeno na 3

Level

2. 5. 2006 17:30

Komentáře tohoto uživatele máš zablokované.

@Jmeno na 3 Zhorsi latence, z DDR400 2-2-2-5 treba na 4-4-4-1X u DDR(2)800, ale vzhledem k tomu, ze se zvedne frekvence pameti, realne latence budou nizsi. A v pripade nejlepsich modulu pomerne o dost. Co jsem zatim videl v testu AM2, realny vykon se zvedne zhruba o 3-8%, prave diky pametem. Intel Core ma nad 939 navrch, o tom zadna, zejmena pokud mu staci cache, ale jinak to tak slavne neni. V 65nm a K8L asi prijde trochu pozdeji nez by bylo treba, ale vzhledem k tomu, jak dlouho se cekalo na odezvu na AMD64, to zase tak hrozne nebude... ;-)

speedsnail

Level

1. 5. 2006 01:37

Komentáře tohoto uživatele máš zablokované.

@tief Už aby tady byl váš článek. Lepší čtení na internetu snad neexistuje :)