Procesory AMD architektury K10, které se mají dostat do prodeje ve 3. čtvrtletí 2007, jsou stále velmi zajímavé, aktuální, ale i tajemné téma. AMD stále mlčí a většina informací se jen velmi těžce ověřuje. Podařilo se mi získat přístup k datasheetu nově připravovaných procesorů, na který se můžeme nyní společně podívat: Uspořádání jednoho jádra AMD architektury K10: Několik málo zajímavostí s datasheetu, které se budou podílet na vyšším výkonu: Optimalizace ccNUMA: Umožňuje při víceprocesorovém zapojení paralelní přístup kteréhokoliv jádra ke kterýmkoliv pamětem, bez ohledu na který procesor jsou paměti připojeny. Například pro čtyři CPU by to znamenalo přístup k 8 modulům RAM současně. Optimalizace C a C++: Optimalizace jádra pro vyšší programovací jazyky. SIMD instrukce SSE, SSE2, SSE3 a SSE4a: Při 128bit SIMD instrukcích mají výpočty poloviční složitost a čtyřikrát větší výkon než x87. Vlákna jsou jak 32bit, tak 64bit, zpracovávají se čtyři výpočty v jednom cyklu. Vše ostatní nalez
Procesory AMD architektury K10, které se mají dostat do prodeje ve 3. čtvrtletí 2007, jsou stále velmi zajímavé, aktuální, ale i tajemné téma. AMD stále mlčí a většina informací se jen velmi těžce ověřuje. Podařilo se mi získat přístup k datasheetu nově připravovaných procesorů, na který se můžeme nyní společně podívat:
Uspořádání jednoho jádra AMD architektury K10:
Několik málo zajímavostí s datasheetu, které se budou podílet na vyšším výkonu:
- Optimalizace ccNUMA: Umožňuje při víceprocesorovém zapojení paralelní přístup kteréhokoliv jádra ke kterýmkoliv pamětem, bez ohledu na který procesor jsou paměti připojeny. Například pro čtyři CPU by to znamenalo přístup k 8 modulům RAM současně.
- Optimalizace C a C++: Optimalizace jádra pro vyšší programovací jazyky.
- SIMD instrukce SSE, SSE2, SSE3 a SSE4a: Při 128bit SIMD instrukcích mají výpočty poloviční složitost a čtyřikrát větší výkon než x87. Vlákna jsou jak 32bit, tak 64bit, zpracovávají se čtyři výpočty v jednom cyklu.
- Vše ostatní naleznete v datasheetu (pdf).
Víceprocesorová komunikace:
Přítomnost 3 HyperTransportů u každého CPU umožňuje jejich snadné spojování či řazení. Dále umožňuje použití více čipových sad a v neposlední míře paralelní přístup k většímu počtu RAM. Uvedl jsem jen malý střípek do skládačky, která má být později tohoto roku konečně zveřejněna. Zda se bude jednat o tak hvězdný a báječný procesor, jak se často píše, se teprve uvidí.
Zdroj:
