Technologie: Sběrnice PCI Express | Kapitola 3

3.2.3 Vrstvy sběrnice PCI Express V předcházející části jsme se seznámili se zařízeními, které tvoří základní bloky sběrnice. Jednotlivá zařízení jsou propojena tzv. Linkem, který zajišťuje přenos dat pomocí paketů mezi jednotlivými komponenty a tvoří část přenosové trasy. Dále je přenosová trasa připojena k vysílači a přijímači fyzické vrstvy. Na tuto vrstvu navazuje linková a transakční vrstva, ve kterých je formován paket a doplňován o potřebné informace. Tyto tři vrstvy tvoří základní komunikační model sběrnice PCI Express definované specifikaci 1.a.

Transakční vrstva je obvykle propojena ještě s vrstvou (core logic), která realizuje interface mezi hostitelským procesorem a sběrnicí PCI Express. Tato vrstva není specifikována standardem PCI Express a záleží na konkrétní implementaci použitého procesoru nebo systému.

3.2.4 Transakční vrstva

Nejvyšší vrstvou architektury je transakční vrstva. Tato vrstva je zodpovědná za zpracování (kompozici a dekompozici) paketů transakční vrstvy (Transaction Layer Packet - TLP) obr. 11. Tyto pakety nesou informaci o typu prováděné operace, jako je čtení, zápis, zpráva nebo operace s IO prostorem. Všechny pakety, které výžadují potvrzení jsou implementovány jako dvě transakce (request/completion) a jsou přijímány nebo posílaný do vrstvy core logic. Každý vysílaný paket má svoje identifikační číslo, aby cílové zařízení mohlo poslat completion transakci zdroji. Dále vrstva zajišťuje nastavování atributů, posílaní zpráv, které v podstatě realizují virtruální vodiče přerušení, řízení napájení, jak jsme je znali z jiných typů sběrnic.

i Svět hardware

Obrázek 11: Paket transakční vrstvy

Jak je vidět z obr. 11, paket transakční vrstvy se skládá z hlavičky

(TLP Header

- obr. 12), vlastních dat, pokud jsou požadována pro příslušný typ operace a nepovinným kontrolním součtem

ECRC

.

Hlavička se skládá z řídících informací o typu přenosu. Délka hlavičky může být v rozsahu 3-4 doublewordy podle Fmt (DW = 4 byty) viz. tab. 3. Význam jednotlivých atributů hlavičky je popsán v následujícím textu.

- Fmt udává formát paketu TLP a zda paket obsahuje data:

Tabulka 3: Formát hlavičky paketu TLP

- Type - TC udává Traffic Class

udává typ paketu TLP, respektive typ operace, co se bude provádět. Je vázán také na Fmt. Příslušné kombinace Fmt a typu operace jsou uvedeny v tab. 4.

- TD povoluje připojení ECRC (TLP Digest) ke konci paketu

- EP nese informaci o chybě vzniklé v datech, například při chybě parity při čtení ze sběrnice PCI. Tato chyba nemusí být nutně kritická. Jedná se o informaci pro nadřazený sytém, který se s chybou vypořádá. Tato chyba se nesmí vyskytnou v žádné jiné části než datové! Proto se tomuto mechanizmu také říká data poisoning.

- Attr atributy udávající informace pro přenos dat a koherenci cache

- Lenght jde o délku přenášených dat v DW uvnitř paketu. Tedy maximální délka může být 2**10 DW = 4096 bytů

i Svět hardware

Obrázek 12: Formát hlavičky paketu sběrnice PCI Express

i Svět hardware Typ TLP	i Svět hardware Fmt	i Svět hardware Type	i Svět hardware Popis
i Svět hardware MRd	i Svět hardware 00/01	i Svět hardware 0 0000	i Svět hardware Žádost o čtení z paměti
i Svět hardware MRdLk	i Svět hardware 00/01	i Svět hardware 0 0001	i Svět hardware Žádost o čtení z paměti s požadavkem na Lock
i Svět hardware MWr	i Svět hardware 10/11	i Svět hardware 0 0000	i Svět hardware Žádost o zápis do paměti
i Svět hardware IORd	i Svět hardware 00	i Svět hardware 0 0010	i Svět hardware Žádost o I/O čtení
i Svět hardware IOWd	i Svět hardware 10	i Svět hardware 0 0010	i Svět hardware Žádost o I/O zápis
i Svět hardware CfgRd0	i Svět hardware 00	i Svět hardware 0 0100	i Svět hardware Konfigurační čtení typu 0
i Svět hardware CfgWr0	i Svět hardware 10	i Svět hardware 0 0100	i Svět hardware Konfigurační zápis typu 0
i Svět hardware CfgRd1	i Svět hardware 00	i Svět hardware 0 0101	i Svět hardware Konfigurační čtení typu 1
i Svět hardware CfgWr1	i Svět hardware 10	i Svět hardware 0 0101	i Svět hardware Konfigurační zápis typu 1
i Svět hardware Msg	i Svět hardware 01	i Svět hardware 1 0rrr	i Svět hardware Žádost o zprávu - rrr viz tab. 5
i Svět hardware MsgD	i Svět hardware 11	i Svět hardware 1 0rrr	i Svět hardware Žádost o zprávu - rrr viz tab. 5
i Svět hardware Cpl	i Svět hardware 00	i Svět hardware 0 1010	i Svět hardware Dokončení transakce bez dat
i Svět hardware CplD	i Svět hardware 10	i Svět hardware 0 1010	i Svět hardware Dokončení transakce s daty
i Svět hardware CplLk	i Svět hardware 00	i Svět hardware 0 1011	i Svět hardware Dokončení transakce bez dat s Lockem
i Svět hardware CplDLk	i Svět hardware 10	i Svět hardware 0 1011	i Svět hardware Dokončení transakce s daty a s Lockem

Tabulka 4: Jednotlivé atributy hlavičky paketu TLP

i Svět hardware r[2:0]	i Svět hardware Popis
i Svět hardware 000	i Svět hardware Zpráva je směřována na root complex
i Svět hardware 001	i Svět hardware Směrováno podle adresy
i Svět hardware 010	i Svět hardware Směrováno podle ID
i Svět hardware 011	i Svět hardware Vysíláno root complexem
i Svět hardware 100	i Svět hardware Lokální - ignorováno v příjímači
i Svět hardware 101	i Svět hardware Zpráva je odeslána do RC switchem až po přijmu zprávy od všech zařízení
i Svět hardware 110 a 111	i Svět hardware Nepoužívají se a jsou ignorovány

Tabulka 5: Typy směrováni zprav

3.2.5 Linková vrstva

Linková vrstva je vložená mezi transakční a fyzickou vrstvu. Jejím úkolem je zajišťování integrity dat - detekce a oprava chyb. Data přijatá z transakční vrstvy jsou opatřena kontrolním kódem, identifikačním číslem a poslána do fyzické vrstvy viz. obr. 13. Naopak data přijatá z fyzické vrstvy jsou otestována, zda neobsahují nějakou chybu a jsou poslána do transakční vrstvy. V případě výskytu chyby, vrstva zajišťuje opakovaný požadavek na data, dokud nejsou požadovaná data přitomná, nebo dokud není linka prohlášena za nefunkční.

i Svět hardware

Obrázek 13: Paket linkové vrstvy

3.2.6 Fyzická vrstva

Fyzická vrstva zajišťuje veškeré obvody nutné pro připojení k linku. Jsou to fázové závěsy, buffery, sério-paralelní a paralelně sériové převodníky, impedanční přizpůsobení a v neposlední řadě i logiku pro inicializaci a udržování spojení na linku (vyjednání přenosové rychlosti, formátu přenosu dat). Tato vrstva je zodpovědná za komunikaci mezi linkem a linkovou vrstvou. Paket přijatý z linkové vrstvy LLTP je doplněn o kódy začátku konce paketu podobně, jako je tomu u síťových paketů (Ethernet). Dále je paket zakódován kódem 8 na 10. Tím jsou do paketu doplněny další informace zajišťující synchronizaci. Potom je paket převeden na sériový kód a odvysílán do příslušného Lanu. Přijímací část fyzické vrstvy postupuje opačným způsobem. Dekóduje přijatý paket na řídící kódy, data a rekonstruuje hodiny. Pokud je rámec paketu v pořádku a odpovídá kontrolní součet, je odeslán do linkové vrstvy, dále je také odesláno potvrzení o přijetí dat zdroji transakce, který vyprázdní retry buffer. Pokud přijdou data s chybou, odesílá se do zdrojového portu požadavek na opakování transakce.

Je nutno podotknout, že pokud dojde v budoucnu ke změně formátu kódování (64bitů na 66bitů) nebo rychlosti, je třeba změnit pouze fyzickou vrstvu a není nutné měnit žádnou jinou vrstvu modelu PCI Express.

3.2.7 Virtuální kanály - VC a Traffic Class - TC

Každý PCI Express port může byt rozdělen až do 8mi virtuálních kanálů, identifikovaných číslem kanálu. Jak napovídá název, virtuální kanál není fyzickým kanálem, ale mapuje se na fyzické kanály v časovém multiplexu a podle pravidel určovaných arbitrážní logikou kanálů. Traffic class zajišťuje relativní prioritu mezi jednotlivými přenosy. Pomocí mapovaní TC na VC je možné zajistit deterministický a izochronní transfer dat tzv. Quality of Service.

Využití virtuálních kanálů a traffic classes umožňuje využít přenosovou trasu z hlediska přenosu velkých objemů dat (paketů). Horší situace nastane při vzniku požadavku na přenos série menších paketů. V takovémto případě je přenosová rychlost ovlivněna délkou paketu, kdy je k aktivním datům připojena řídící informace a to 5 DW hlavičky + 2 DW DLLP (Data Link Layer Packet). Dále požadavek na čtení je ovlivněn latencí (doba od poslání požadavku na čtení až po příjem dat). U zápisu není latence obvykle kritická, protože se tvoří přirozený pipe-line při průchodu dat směrem od zdroje k cíli. Posledním faktorem, který ovlivňuje rychlost čtení, je nastavení maximální délky požadavku na čtení v registru RCB. Nastavení se může pohybovat v rozsahu 128, 256, 512, 1024, 2048 a 4096 bytů. Přehled využití linky nám ukáže tab. 6.

i Svět hardware Délka datové části paketu	i Svět hardware Využití sběrnice PCI Express v[ %]
i Svět hardware byty	i Svět hardware Zápis	i Svět hardware Čtení RCB (256B)	i Svět hardware Čtení RCB(128B)
i Svět hardware 4	i Svět hardware 16	i Svět hardware 12	i Svět hardware 12
i Svět hardware 8	i Svět hardware 28	i Svět hardware 22	i Svět hardware 22
i Svět hardware 32	i Svět hardware 62	i Svět hardware 53	i Svět hardware 53
i Svět hardware 64	i Svět hardware 76	i Svět hardware 69	i Svět hardware 69
i Svět hardware 128	i Svět hardware 86	i Svět hardware 82	i Svět hardware 72
i Svět hardware 256	i Svět hardware 92	i Svět hardware 90	i Svět hardware 74
i Svět hardware 512	i Svět hardware 96	i Svět hardware 94	i Svět hardware 75
i Svět hardware 1024	i Svět hardware 98	i Svět hardware 97	i Svět hardware 75
i Svět hardware 2048	i Svět hardware 99	i Svět hardware 98	i Svět hardware 75
i Svět hardware 4096	i Svět hardware 99	i Svět hardware 98	i Svět hardware 76

Tabulka 6: Využití sběrnice PCI Express pro různe délky přenosu a nastavení RCB

3.3 Signály sběrnice PCI Express a mechanické uspořádání

Jak již bylo zmíněno v předešlých kapitolách, tak sběrnice PCI Express pracuje na jiných principech něž dosud používané sběrnice v počítačích PC. Základem je Line sestavený ze dvou diferenciálních párů a to příjímacího a vysílacího. Vlastní sběrnice je doplněna o další pomocné a napájecí signály. Přehled signálů pro konektor typu x1 a jejich popis je uveden v tab. 7.

i Svět hardware Číslo pinu	i Svět hardware Stran A		i Svět hardware Stran B
i Svět hardware	i Svět hardware Název	i Svět hardware Popis	i Svět hardware Název	i Svět hardware Popis
i Svět hardware 1	i Svět hardware +12V	i Svět hardware Napájení +12V	i Svět hardware PRSNT1#	i Svět hardware Detekce přítomnosti karty Hot-Plug
i Svět hardware 2	i Svět hardware +12V	i Svět hardware Napájení +12V	i Svět hardware +12V	i Svět hardware Napájení +12V
i Svět hardware 3	i Svět hardware RSVD	i Svět hardware Vyhrazeno pro budoucí použití	i Svět hardware +12V	i Svět hardware Napájení +12V
i Svět hardware 4	i Svět hardware GND	i Svět hardware Zem	i Svět hardware GND	i Svět hardware Zem
i Svět hardware 5	i Svět hardware SMCLK	i Svět hardware System Managenet Bus Clock	i Svět hardware JTAG2	i Svět hardware TCK, hodinový signál pro JTAG
i Svět hardware 6	i Svět hardware SMDAT	i Svět hardware System Management Bus Data	i Svět hardware JTAG3	i Svět hardware TDI, vstupní data pro JTAG
i Svět hardware 7	i Svět hardware GND	i Svět hardware Zem	i Svět hardware JTAG4	i Svět hardware TDO, výstupní data od JTAGu
i Svět hardware 8	i Svět hardware +3,3V	i Svět hardware Napájení +3,3V	i Svět hardware JTAG5	i Svět hardware TMS, výběr modu pro JTAG
i Svět hardware 9	i Svět hardware JTAG1	i Svět hardware TRST, reset JTAGu	i Svět hardware +3,3V	i Svět hardware Napájení +3,3V
i Svět hardware 10	i Svět hardware 3,3Vaux	i Svět hardware Pomocné napájení 3,3V - pro wake-up	i Svět hardware +3,3V	i Svět hardware Napájení +3,3V
i Svět hardware 11	i Svět hardware WAKE#	i Svět hardware Signál pro reaktivaci zařízení z PWD	i Svět hardware PERST#	i Svět hardware Reset
i Svět hardware 12	i Svět hardware RSVD	i Svět hardware Vyhrazeno pro budoucí použití	i Svět hardware GND	i Svět hardware Zem
i Svět hardware 13	i Svět hardware GND	i Svět hardware Zem	i Svět hardware REFCLK-	i Svět hardware Referenční hodinový signál, negativní
i Svět hardware 14	i Svět hardware PETp0	i Svět hardware Vysílač - Lane 0 pozitivní	i Svět hardware REFCLK+	i Svět hardware Referenční hodinový signál, pozitivní
i Svět hardware 15	i Svět hardware PETn0	i Svět hardware Vysílač - Lane 0 negativní	i Svět hardware GND	i Svět hardware Zem
i Svět hardware 16	i Svět hardware GND	i Svět hardware Zem	i Svět hardware PERp0	i Svět hardware Přijímač - Lane 0 pozitivní
i Svět hardware 17	i Svět hardware PRSNT2#	i Svět hardware Detekce přítomnosti karty Hot-Plug	i Svět hardware PERn0	i Svět hardware Přijímač - Lane 0 negativní
i Svět hardware 18	i Svět hardware GND	i Svět hardware Zem	i Svět hardware GND	i Svět hardware Zem

Tabulka 7: Popis konektoru PCI Express

Konektor pro verze x2, x4, x8 a x16 je rozšířen o další nože konektoru - obvykle o čtyři pozice, které obsahují GND a přijímací a vysílací pár. Je nutno podotknout, že implementace některých signálů není nutná a je pouze doporučena. Detailní popis signálů bude rozebrán v následujícím odstavci, nebo v literatuře [3].

- REFCLK (nutno implementovat)

Referenční hodiny - obdoba signálu CLK jak ho známe ze sběrnice PCI. Vlastní hodinový rozvod se skládá z diferenciálních vodičů REFCLK+ a REFCLK- s rozsahem napěťových úrovní 0 - 0,7V. Pracovní kmitočet je stanoven na 100MHz ±300ppm. Zásuvná karta nemusí využívat referenční hodiny z konektoru, ale musí udržovat datový tok v rozsahu 600ppm. Referenční hodiny mohou využívat hodiny s rozprostřeným spektrem.

- PERST (nutno implementovat)

Signál inicializující kartu po zapnutí napájení, nebo může sloužit jako tzv. warm reset.

- WAKE# (nepovinné)

Signál pro reaktivaci zařízení z power down modu, otevřený kolektor. Tato funkce vyžaduje přítomnost napájecího napětí 3,3Vaux. Po detekci signálu WAKE# musí sytém zapojit hlavní napájení slotu a obnovit referenční hodiny.

- SMBus System Management Bus (nepovinné)

Sběrnice určená ke komunikaci mezi zařízeními, může zajišťovat doplňkovou zprávu power managementu, identifikovat verze firmwaru a hardwaru. Sběrnice se skládá ze dvou signálů SMCLK a SMDAT a odpovídá standardu I2C.

i Svět hardware Napájecí napětí	i Svět hardware 1x	i Svět hardware 4x/8x	i Svět hardware 16x
i Svět hardware +3,3V	i Svět hardware	i Svět hardware	i Svět hardware
i Svět hardware Tolerance napětí	i Svět hardware 9%	i Svět hardware 9%	i Svět hardware 9%
i Svět hardware Proud	i Svět hardware 3.0A (max)	i Svět hardware 3.0A (max)	i Svět hardware 3.0A (max)
i Svět hardware Zatížení (kapacita)	i Svět hardware 1000uF	i Svět hardware 1000uF	i Svět hardware 1000uF
i Svět hardware +12V	i Svět hardware	i Svět hardware	i Svět hardware
i Svět hardware Tolerance napětí	i Svět hardware 8%	i Svět hardware 8%	i Svět hardware 8%
i Svět hardware Proud	i Svět hardware 0,5A(max)	i Svět hardware 2,1A (max)	i Svět hardware 4,4A (max)
i Svět hardware Zatížení (kapacita)	i Svět hardware 300uF	i Svět hardware 1000uF	i Svět hardware 2000uF
i Svět hardware +3,3Vaux	i Svět hardware	i Svět hardware	i Svět hardware
i Svět hardware Tolerance napětí	i Svět hardware 9%	i Svět hardware 9%	i Svět hardware 9%
i Svět hardware Proud	i Svět hardware	i Svět hardware	i Svět hardware
i Svět hardware Povoleny waku-up	i Svět hardware 375mA (max)	i Svět hardware 375mA (max)	i Svět hardware 375mA (max)
i Svět hardware Nepovoleny wake-up	i Svět hardware 20mA (max)	i Svět hardware 20mA (max)	i Svět hardware 20mA (max)
i Svět hardware Zatížení (kapacita)	i Svět hardware 150uF	i Svět hardware 150uF	i Svět hardware 150uF

Tabulka 8: Maximálni proudové zatížení konektoru sběrnice PCI Express

3.3.1 Mechanické uspořádání

Mechanické uspořádání ukazuje obr. 14. Jak je vidět PCI Express konektor s šířkou X16 se využíje pro grafickou kartu a nahradí stávající AGP konektor. Další konektory budou pro běžné PC X1 a pro servery X4 nebo X8. Po dobu několika let se bude ještě udržovat standard PCI, který bude postupně nahrazen sběrnicí PCI Express (obdobný přechod se odehrával u sběrnice ISA, která byla postupně vytlačena PCI konektory).

i Svět hardware

Obrázek 14: Mechanické uspopřádání konektorů na základní desce PC v roce 2004

Rozměry přídavných karet by měly splňovat některá omezení, co se týče maximálních rozměrů dle tab. 9. Karty připojované pomocí kabelů mohou mít jiné rozměry a uspořádání.

i Svět hardware Šířka linku	i Svět hardware Typ karty	i Svět hardware Výška karty	i Svět hardware Šířka karty
i Svět hardware x1	i Svět hardware Standardní karty poloviční délky	i Svět hardware 111.15 mm (max)	i Svět hardware 167,65 mm (max)
i Svět hardware x1,x4,x8,x16	i Svět hardware Standardní karty plné délky	i Svět hardware 111.15 mm (max)	i Svět hardware 312 mm (max)
i Svět hardware x1,x4,x8,x16	i Svět hardware Karty s nízkým profilem	i Svět hardware 68,9 mm (max)	i Svět hardware 167,65 mm (max)

Tabulka 9: Rozměry přídavných karet sběrnice PCI Express

4 Souhrn

Využití sběrnice PCI Express přináší zvýšení propustnosti dat v oblasti počítačů PC, zmenšení rozměrů karet, zjednodušení návrhu plošných spojů a sjednocení různých platforem, jako jsou síťové karty, grafické karty a komponenty přenosných počítačů. Dále specifikace umožňuje připojovat zařízení pomocí kabelů, což vede k vysoké univerzálnosti standardu (nepředpokládá se nahrazení rozhraní SerialATA).

Jako příklad porovnávající výkonnost sběrnice PCI a PCI Express uveďme síťovou kartu pracující na 1Gbitu/s, kdy máme k dispozici standardní počítač, který má sběrnici PCI v šířce 32 bitů pracující na frekvenci 33MHz. Tedy maximální datový tok, který může vzniknout, je 100Mbytu pro příjem a stejný objem pro vysílaní, což není standardní sběrnice PCI schopna přenést (max. propustnost je 133Mbytu/s v jednom směru) a potřebuje 124 nožů konektoru. Sběrnice PCI Express x1 potřebuje 36 nožů konektoru a maximální propustnost je 2,5Gbitů/s v obou směrech (při použití kódování 8/10 asi 250Mbytů surových dat za sekundu). Navíc propojení je typů peer-to-peer, takže datový tok není omezován žádným dalším zařízením na sběrnice. K saturaci může docházet až ve switchi nebo root complexu při přístupu do paměti. Připojení 4 takových síťových karet do systému je bez problému možné, co se týče sběrnice a propustnosti dat mezi pamětí a root complexem. Jako další příklad uveďme grafickou kartu pracující na sběrnici AGP. V současné době je maximální propustnost sběrnice AGP 2Gbyty/s jedním směrem. Při použití sběrnice PCI Express x16 bude propustnost směrem do karty dvojnásobná (viz. tab. 10) a směrem z karty bude možné využít další 4Gbyty/s. Tedy celková propustnost dat mezi grafickou kartou a hlavní pamětí činí 8Gbytů/s. Při využití plné šířky kanálu nebude v současnosti vznikat úzké hrdlo na sběrnici, ale spíš v paměťových modulech.

Zvýšení pracovní frekvence sběrnice ze současných 2,5Gbitu/s na 5Gbitů/s (3,125Gbitů/s) a později na 10Gbitů/s povede k lineárnímu nárůstu výkonu s frekvencí. Nasazení sběrnice s vyšší frekvencí zatím brání relativně vysoká cena nových technologií pracujících na frekvencích do 10Gbitů/s, nedostatečná propustnost dat mezi hlavní pamětí a sběrnicí a v neposlední řadě je nutné ověřit, funkčnost a vlastnosti masového nasazení technologie PCI Express.

i Svět hardware Počet lanu v linku	i Svět hardware x1	i Svět hardware x2	i Svět hardware x4	i Svět hardware x8	i Svět hardware x12	i Svět hardware x16	i Svět hardware x32
i Svět hardware Počet vodičů pro jeden směr	i Svět hardware 2	i Svět hardware 4	i Svět hardware 8	i Svět hardware 16	i Svět hardware 24	i Svět hardware 32	i Svět hardware 64
i Svět hardware Přenosová rychlost v Gbitech/s	i Svět hardware 2,5	i Svět hardware 5	i Svět hardware 10	i Svět hardware 20	i Svět hardware 30	i Svět hardware 40	i Svět hardware 80
i Svět hardware Přenosová rychlost v Mbytech/s	i Svět hardware 250	i Svět hardware 500	i Svět hardware 1000	i Svět hardware 2000	i Svět hardware 3000	i Svět hardware 4000	i Svět hardware 8000

Tabulka 10: Přehled přenosových rychlostí sběrnice PCI Express v závislosti na počtu lanu v linku

Odvrácenou stránkou technologie PCI Express je relativní složitost vlastního protokolu, znemožňující jednoduchý, levný a rychlý návrh řadiče do hradlového pole. Navíc v současné době (rok 2004) neexistují běžně dostupné komponenty převádějící protokol PCI Express na uživatelsky "přívětivou" sběrnici, jak tomu bývalo dřív u výrobců PCI matchmakeru, které převáděly protokol PCI do paměťově mapovaných prostorů doplněných o sadu uživatelských registrů, mailboxu, doorbellu a DMA kanálů. Toto zatím znemožňuje návrh zařízení s touto technologií pro malosériovou výrobu v počtu stovek kusů.

Jako nejschůdnější řešení se jeví využití hradlových polí se sériovým interfacem schopným zpracovávat datový tok fyzické vrstvy kompatibilní s formátem PCI Express a implementovat zbývající vrstvy včetně logic core. Vhodná hradlová pole pro tento účel jsou Virtex II Pro, nebo Virtex II Pro X od firmy Xilinx a Stratix GX od firmy Altera.

Literatura

[1] PCI Special Interest Group. PCI Local Bus Specification, rev 2.3, March 29, 2002. Dostupné na www.pcisig.com

[2] PCI Special Interest Group. PCI-X Protocol Addendum to the PCI Local Bus Specification Revision 2.0a. July 22, 2003. Dostupné na www.pcisig.com

[3] PCI Special Interest Group. PCI Express Base Specification Revision 1.0a. April 15, 2003. Dostupné na www.pcisig.com

[4] Edward Solari, Brad Congdom: The Complete PCI Express Reference Design Insights for Hardware and Software Developers. Intel Press 2003, ISBN 0-9717861-9-4

Poznámky

1. Jedná se o minimální počet pinů, nejsou zde zahrnuty přerušení, pomocné signály a napájecí piny
2. Jde pouze o teoretické přenosové rychlosti, do kterých není započítaná žádná režie sběrnice
3. MSI Message Signaled Interrupt
4. MSI Message Signaled Interrupt

Autoři článku děkují za laskavou podporu projektu LN00B096, MSM262200012.